明細書

高周波複合部品

技術分野

[0001] 本発明は、高周波複合部品、特に、複数の異なる移動体通信システムに利用可能な高周波複合部品に関する。

背景技術

- [0002] 現在、ヨーロッパでは、移動体通信装置として、複数の周波数帯、例えば、1.8GH z 帯を使用するDCS と9 00MHz 帯を使用するGSMとで動作が可能なデュアルバン N携帯電話機が提案されている。
- [000s] 図18は、一般的なデュアルバン N携帯電話機の構成の一部を示し、アンテナ1、ダイプレクサ2及び二つの信号経路D_{CS}系3(1.8GH_Z帯)とGSM系4(9 00MH_Z)か 6構成されている。
- [0004] ダイプレクサ2は、送信の際にはD_{CS}系3あるいはG_SM系4からの送信信号を選択し、受信の際にはD_{CS}系3あるいはG_SM系4への受信信号を選択する。D_{CS}系3は送信部Tx_dと受信部Rxdとに分離する高周波ス不ソチ3a、D_{CS}の基本周波数を通過させるとともに、2次高調波及び3次高調波を減衰させるフィルタ3bからなる。G_SM系4も、同様に、送信部Txgと受信部Rxgとに分離する高周波ス不ソチ4a、G_SMの基本周波数を通過させるとともに、3次高調波を減衰させるフィルタ4bからなる。
- [000s] ところで、近年では、受信部に2本の信号端子を持つ平衡型(バランス出力型)の高 周波複合部品が提供されており、このような平衡型ではLNA(ローノイズアンプ)との インピーダンスマッチングが必要となる。
- [0006] 特許文献1には、図19に示すよっに、バランス出力型の弾性表面波フィルタからなるバンドパスフィルタ5の平衡出力端子Rx間にインダクタ6を並列に配置することが開示されている。しかし、インダクタ6のみでは所望のインピーダンス(特に複素数)に設定することは困難である。本発明者の知見によると、さらにインピーダンスを下げるためには各平衡出力端子と直列にコンデンサを挿入したり、インピーダンスを上げるためにはコンデンサに加えていま一つのインダクタを平衡出力端子間に並列に挿入す

ることが必要である。しかし、このような高周波複合部品とLNAとの間にさらにコンデンサやインダクタを別部品として後付けすることは、部品点数や実装面積の増加によって機器が大型ベニしてしまうとともに、バンドパスフィルタ5とLNAとの間のマッチング調整がより複雑になってしまう。

特許文献 1: 特開2003-142981号公報

発明の開示

発明が解決しようとする課題

- [0007] そこで、本発明の目的は、高周波複合部品単体で所望のインピーダンスを容易に設定できてLNAとのマッチング調整が不要で、部品点数の低減、小型ペガ可能な高周波複合部品を提供することにある。
- [0008] また、本発明の他の目的は、前記目的を達成することに加えて、素子相互の干渉を防ぎ、特性の良好な高周波複合部品を提供することにある。

課題を解決するための手段

- [0009] 前記目的を達成するため、本発明に係る高周波複合部品は、
 - (A)アンテナ端子と送信側入力端子との間の信号経路と、前記アンテナ端子と受信側バランス出力端子との間の信号経路とを選択的に切り換えるためのス不yチと、
 - (B)前記アンテナ端子と前記送信側入力端子との間に配置され、インダクタ及びコンデンサを含むLCフィルタと、
 - (C) 前記ス不yチと前記受信側バランス出力端子との間に配置された弾性表面波フィルタと、
 - (D)前記弾性表面波フィルタと前記受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む整合素子と、を備え、

前記ス不yチ、LCフィルタ、弾性表面波フィルタ及び整合素子が複数の誘電体層を積層してなる積層体ブロックで一体でされてなること、

を特徴とする。

[0010] 本発明に係る高周波複合部品においては、弾性表面波フィルタと受信側バランス 出力端子との間にインダクタ及びコンデンサを含む整合素子を備えているため、この インダクタとコンデンサを適宜組み合わせることで、受信側バランス出力端子のインピ ーダンスを自由に設定することが可能となる。しかも、このインダクタとコンデンサは他の回路部品とともに積層体プロックで一体化されているため、インダクタやコンデンサをディスクリートでプリント基板上に配置する場合と比べてプリント基板上での実装面積を小さくすることができると共に、弾性表面波フィルタと整合素子との距離を最小限に抑え、フィルタと整合素子との間の損失を抑えて高周波特性を改善することができる。

- [0011] ところで、前記スイッチ、LCフィルタ、弾性表面波フィルタ及び整合素子を複数の 誘電体層を積層してなる積層体プロックで一体でする際に重要なのは、整合素子と LCフィルタとの間の干渉を防止できる配置とすることである。特に、整合素子のイン ダクタンスにはQ値や安定性が高いことが要求される。
- [0012] そこで、本発明に係る高周波複合部品において、整合素子のインダクタは積層体 ブロックの第1領域に形成されており、LCフィルタのインダクタ及びコンデンサは平面 視で前記第1領域とは異なる第2領域に形成されていることが好ましい。
- [0013] 同様に、整合素子のインダクタは積層体ブロックの表面に搭載されており、LCフィルタのインダクタ及びコンデンサは積層体ブロックの内部に内蔵されていることが好ましい。また、整合素子のインダクタとLCフィルタのインダクタ及びコンデンサとの間にはグランド電極が配置されていることが好ましい。あるいは、LCフィルタのコンデンサのうちシャントコンデンサは積層体ブロックの最下層近辺に形成されていることが好ましい。
- [0014] 整合素子のインダクタ及びコンデンサは積層体ブロックの表面に形成されており、 整合素子のインダクタは他の素子を介さずに整合素子のコンデンサに隣接配置して もよい。
- [0015] また、前記弾性表面波フィルタは、バランス出力ポートを有するバランス型弾性表面波フィルタであってもよく、あるいは、アシバランス出力ポートを有するアンバランス型弾性表面波フィルタであってもよい。バランス型である場合は、整合素子のインダクタがバランス出力ポート間に並列接続されており、整合素子のコンデンサがバランス出力ポートに直列接続されている。また、アシバランス型である場合は、整合素子のインダクタ及びコンデンサはバランを兼ねていることになる。

[0016] さらに、本発明に係る高周波複合部品は、二つの異なる周波数帯の信号処理に対応できるデュアルバント対応型の高周波複合部品として構成することができる。このようなデュアルバント対応型の高周波複合部品は、前記アンテナ端子の後段に、第1周波数帯の信号経路と、前記第1周波数帯とは異なる第2周波数帯の信号経路とを分岐するダイプレクサを備え、さらに、

前記第1周波数帯の信号経路における、(A)前記アンテナ端子と第1送信側入力端子との間の信号経路と、前記アンテナ端子と第1受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第1ス不ソチと、(B)前記第1ス不ソチと前記第1送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第1LCフィルタと、(C)前記第1ス不ソチと前記第1受信側バランス出力端子との間に配置された第1弾性表面波フィルタと、(D)前記第1弾性表面波フィルタと前記第1受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第1整合素子と、

前記第2周波数帯の信号経路における、(E)アンテナ端子と第2送信側入力端子との間の信号経路と、前記アンテナ端子と第2受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第2スイッチと、(F)前記第2ス不ッチと前記第2送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第2LCフィルタと、(G)前記第2スイッチと前記第2受信側バランス出力端子との間に配置された第2弾性表面波フィルタと、(H)前記第2弾性表面波フィルタと前記第2受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第2整合素子と、を備え、

前記ダイプレクサ、第1・第2スイッチ、第1・第2LCフィルタ、第1・第2弾性表面波フィルタ及び第1・第2整合素子が複数の誘電体層を積層してなる積層体ブロックで一体でされてなること、

を特徴とする。

[0017] さらに、本発明に係る高周波複合部品は、三つの異なる周波数帯の信号処理に対応できるトリプルバント対応型の高周波複合部品として構成することができる。このよっなトリプルバント対応型の高周波複合部品は、前記アンテナ端子の後段に、第1周波数帯の信号経路と、前記第1周波数帯とは異なる第2周波数帯及び第3周波数帯

の信号経路とを分岐するダイプレクサを備え、さらに、

前記第1周波数帯の信号経路における、(A)前記アンテナ端子と第1送信側入力端子との間の信号経路と、前記アンテナ端子と第1受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第1ス不ッチと、(B)前記第1ス不ッチと前記第1送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第1LCフィルタと、(C)前記第1ス不ッチと前記第1受信側バランス出力端子との間に配置された第1弾性表面波フィルタと、(D)前記第1弾性表面波フィルタと前記第1受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第1整合素子と、

前記第2周波数帯の信号経路における、(E)アンテナ端子と第2送信側入力端子との間の信号経路と、前記アンテナ端子と第2・第3受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第2スイッチと、(F)前記第2ス不ッチと前記第2送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第2LCフィルタと、(G)前記第2スイッチと前記第2受信側バランス出力端子との間に配置された信号経路と、前記第2スイッチと前記第3受信側バランス出力端子との間に配置された信号経路とを分岐するデュプレクサと、(H)前記デュプレクサと前記第2受信側バランス出力端子との間に配置された第2弾性表面波フィルタと、(前記第2弾性表面波フィルタと前記第2受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第2整合素子と、(向前記デュプレクサと前記第3受信側バランス出力端子との間に配置された第3弾性表面波フィルタと、(K)前記第3弾性表面波フィルタと前記第3受信側バランス出力端子との間に配置された第3弾性表面波フィルタと、(K)前記第3弾性表面波フィルタと前記第3受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第3整合素子と、を備え、

前記ダイプレクサ、第1・第2スイッチ、第1・第2LCフィルタ、デュプレクサ、第1・第2・第3弾性表面波フィルタ及び第1・第2・第3整合素子が複数の誘電体層を積層してなる積層体ブロックで一体でされてなること、

を特徴とする。

図面の簡単な説明

[0018] [図1]本発明に係る高周波複合部品の第1実施例の基本構成を示すブロック図である。

- 「図2]第1実施例の等価回路図である。
- [図3]本発明に係る高周波複合部品の第2実施例の基本構成を示すブロック図である。
- [図4]第2実施例の等価回路図である。
- [図5]第2実施例のセラミック多層基板の各シート層(下から第1~第8層)に形成した電極形状を示す説明図である。
- [図6]第2実施例のセラミック多層基板の各シート層(下から第9~第15層)に形成した電極形状を示す説明図である。
- [図7]第2実施例のセラミック多層基板の各シート層(下から第16層及び第17層)に 形成した電極形状を示す説明図である。
- [図8]第2実施例のセラミック多層基板の表面における各回路素子の搭載状態を示す 平面図である。
- [図9]本発明に係る高周波複合部品の第3実施例の基本構成を示すブロック図である。
- [図10]第3実施例の等価回路図である。
- [図11]本発明に係る高周波複合部品の第4実施例の等価回路図である。
- [図12]第4実施例のセラミック多層基板の各シート層(下から第1~第8層)に形成した電極形状を示す説明図である。
- [図13]第4実施例のセラミック多層基板の各シート層(下から第9 ~第15層)に形成した電極形状を示す説明図である。
- [図14]第4実施例のセラミック多層基板の各シート層(下から第16 ~第18層)に形成した電極形状を示す説明図である。
- [図15]第4実施例のセラミック多層基板の表面における各回路素子の搭載状態を示す平面図である。
- [図16]本発明に係る高周波複合部品の第5実施例の等価回路図である。
- [図17]本発明に係る高周波複合部品の第6実施例の等価回路図である。
- [図18]従来のデュアルバンド携帯電話機のスイッチ回路を示すブロック図である。
- [図19]従来のバンドパスフィルタの概略構成を示すブロック図である。

発明を実施するための最良の形態

- [0019] 以下、本発明に係る高周波複合部品の実施例について添付図面を参照して説明 する。
- [0020] (第1実施例、図1及び図2参照)

本第1実施例であるシングルバント対応型の高周波複合部品は、図1のブロック図にその特徴的な構成を示すよっに、バランス型弾性表面波フィルタSAWの平衡出力部と受信側バランス出力端子Rxとの間に、インダクタLが並列に接続されているとともにコンデンサC1、C2がそれぞれ直列に接続されている。

- [0021] 詳しくは、図2の等価回路図に示すように、高周波複合部品は、概略、高周波ス不ソチェン、LCフィルタ12と、バランス型弾性表面波フィルタSAWと、整合素子13とで構成されている。
- [0022] 高周波ス不yチ11は、アンテナ端子ANTと送信側入力端子Txとの間の信号経路と、アンテナ端子ANTと受信側バランス出力端子Rxとの間の信号経路とを選択的に切り換えるためのものである。LCフィルタ12は、高周波ス不yチ皿と送信側入力端子Txとの間に配置され、インダクタGLt1及びコンデンサを含んだローパスフィルタである。このローパスフィルタのコンデンサは、インダクタGLt1と並列接続されたコンデンサGCと、グランドに接続される二つの接地コンデンサ(シャントコンデンサ)GCu1,GCu2からなっている。
- [0023] 整合素子13は、前述のよっに、弾性表面波フィルタSAWの平衡出力部と受信側バランス出力端子Rxとの間に、インダクタLを並列に接続するとともにコンデンサC1,C2をそれぞれ直列に接続したものである。
- [0024] また、本第1実施例において、前記高周波ス不yチ皿、LCフィルタ12、弾性表面波フィルタSAW及び整合素子13は、複数の誘電体層を積層してなる積層体ブロックで一体でされている。
- [0025] シングルバント対応型である木第1実施例の高周波複合部品は、以下に説明するデュアルバント対応型である第2・第3実施例の高周波複合部品及びトリプルバンド対応型である第4実施例の高周波複合部品にその一部として含まれるものである。 従って、本第1実施例のより詳細な構成及び動作は以下に説明する第2・第3・第4・

第5・第6実施例によって明らかにされる。

[0026] (第2実施例、図3 ~図8参照)

本第2実施例である高周波複合部品は、図3のブロック図にその特徴的な構成を示すよっに、GSM系及びDCS系を備えたデュアルバント対応型の高周波複合部品(フロントエントモジュール)であり、バランス型弾性表面波フィルタSAWg,SAWdの平衡出力部と受信側バランス出力端子Rxg,Rxdとの間に、それぞれインダクタLg,Ldが並列に接続されているとともにコンデンサC1g,C2g及びC1d、C2dがそれぞれ直列に接続されている。

- [0027] 詳しくは、図4の等価回路図に示すように、高周波複合部品は、アンテナ端子ANT の後段に、GSM系の信号経路と、DCS系の信号経路とを分岐するダイプレクサ20 を備えている。さらに、GSM系は第1高周波ス不ッチ11Gと第1LCフィルタ12Gとバランス型第1弾性表面波フィルタSAWgと第1整合素子13Gとを備えている。DCS系も、同様に、第2高周波スイッチ11Dと第2LCフィルタ12Dとバランス型第2弾性表面波フィルタSAWdと第2整合素子13Dとを備えている。
- [0028] 第1高周波ス不yチ11Gは、アンテナ端子ANTと第1送信側入力端子Txgとの間の信号経路と、アンテナ端子ANTと第1受信側バランス出力端子Rxgとの間の信号経路とを選択的に切り換える。第1LCフィルタ12Gは、第1高周波ス不yチ11Gと第1送信側入力端子Txgとの間に配置されている。第1弾性表面波フィルタSAWgは第1高周波ス不yチ11Gと第1受信側バランス出力端子Rxgとの間に配置されている。
- [0029] 第1整合素子13Gは、インダクタLgを第1弾性表面波フィルタSAWg側に並列に接続し、コンデンサC1g、C2gをインダクタLgと受信側バランス出力端子Rxgとの間に それぞれ直列に接続したものである。
- [0030] 第2高周波ス不yチ11Dは、アンテナ端子ANTと第2送信側入力端子Txdとの間の信号経路と、アンテナ端子ANTと第2受信側バランス出力端子Rxdとの間の信号経路とを選択的に切り換える。第2LCフィルタ12Dは、第2高周波ス不yチ11Dと第2送信側入力端子Txdとの間に配置されている。第2弾性表面波フィルタSAWdは第2高周波ス不yチ11Dと第2受信側バランス出力端子Rxdとの間に配置されている。
- [0031] 第2整合素子13Dは、インダクタLdを第2弾性表面波フィルタSAWd側に並列に

接続し、コンデンサC1d, C2dをインダクタLdと受信側バランス出力端子Rxdとの間にそれぞれ直列に接続したものである。

- [0032] ダイプレクサ2 Oは、送信の際にはDCS系あるいはGSM系からの送信信号を選択し、受信の際にはDCS系あるいはGSM系への受信信号を選択する。ダイプレクサ2 Oの第1ポートP11にはアンテナ端子ANTが、第2ポートP12には第1高周波スイッチ11Gの第1ポートP31g、第3ポートP13には第2高周波スイッチ11Dの第1ポートP 31dがそれぞれ接続されている。
- [0033] GSM系において、第1高周波スイッチ11Gの第2ポートP32gには第1LCフィルタ 12Gの第1ポートP21gが接続され、第3ポートP33gには第1弾性表面波フィルタSA Wgが接続されている。第1LCフィルタ12Gの第2ポートP22gには第1送信側入力 端子Txgが接続されている。
- [0034] DCS系において、第2高周波スイッチ11Dの第2ポートP32dには第2LCフィルタ12Dの第1ポートP21dが接続され、第3ポートP33dには第2弾注表面波フィルタSA Wdが接続されている。第2LCフィルタ12Dの第2ポートP22dには第2送信側入力端子Txdが接続されている。
- [0035] ダイプレクサ2 Oは、インダクタLt1、LtZ及 びコンデンサCc1、Cc2、Ct1、CtZ、Cu 1で構成されている。第1ポートP11と第2ポートP12との間にインダクタLt1とコンデ ンサCt1とからなる並列回路が接続され、この並列回路の第2ポートP12側がコンデ ンサCu1を介して接地される。また、第1ポートP11と第3ポートP13との間にはコン デンサCc1、Cc2が直列接続され、それらの接続点がインダクタLtZ及びコンデンサ CtZを介して接地される。
- 第1高周波スイッチ11Gは、スイッチング素子であるダイオードGD1、GD2、インダクタGSL1、GSL2、コンデンサGC5、GC6及び抵抗RGで構成されている。第1ポートP31gと第2ポートP32gとの間に、アノードが第1ポートP31g側になるよっにダイオードGD1が接続され、カソードはインダクタGSL1を介して接地される。ダイオードGD2はカソードがインダクタGSL2を介して第1ポートP31gに接続され、アノードがコンデンサGC5を介して接地される。ダイオードGD2とコンデンサGC5との接続点に抵抗RGを介して制御端子Vo1が接続されている。また、ダイオードGD2のカソードと

10

第3ポートP33gとの接続点はコンデンサGC6を介して接地される。

- 第2高周波スイッチ11Dは、スイッチング素子であるダイオー NDD1、DD2、インダクタDSL1、DSL2、DSLt、コンデンサDC6、DC7、DCt1及び抵抗RDで構成されている。第1ポートP31dと第2ポートP32dとの間に、アノードが第1ポートP31d側になるよっにダイオー NDD1が接続され、カソードはインダクタDSL1を介して接地される。また、第1ポートP31dと第2ポートP32dとの間には、コンデンサDCt1とインダクタDSLtの直列回路がダイオー NDD1とは並列に接続されている。ダイオー NDD2はカソードがインダクタDSL2を介して第1ポートP31dに接続され、アノードがコンデンサDC5を介して接地される。ダイオー NDD2とコンデンサDC5との接続点に抵抗RDを介して制御端子Vo2が接続されている。また、ダイオー NDD2のカソードはコンデンサDC6を介して第3ポートP33dに接続され、カソードとコンデンサDC6との接続点はコンヂンサDC7を介して接地される。
- [0038] 第1LCフィルタ12Gは、第1ポートP21gと第2ポートP22gとの間にインダクタGLt1とコンデンサGCc1の並列回路を接続したものである。インダクタGLt1の両端はそれぞれコンデンサGCu1、GCu2を介して接地される。
- [0039] 第2LCフィルタ12Dは、第1ポートP21dと第2ポートP22dとの間に、インダクタDLt 1とコンデンサDCc1の並列回路及びインダクタDLt2とコンデンサDCc2の並列回路 を直列に接続したものである。インダクタDLt1の両端はそれぞれコンデンサDCu1, DCu2を介して接地される。
- [0040] 図5 ~図7は、本第2実施例である高周波複合部品のセラミック多層基板を構成する各シート層上にスクリーン印刷などで形成されたコンデンサ電極、ストリップライン電極などを示している。セラミック多層基板は酸化バリウム、酸化アルミニウム、シリカを主成分としたセラミックスからなる第1 ~第17シート層61a ~61qを下から順次積層し、1000°C以下の温度で焼成することにより形成される。
- [0041] 第1シート層61aには種々の外部接続用端子電極が形成されている。第2シート層61bにはグラント電極G1が形成され、第3シート層61cにはコンデンサGCu1, GCu2, Ct2, GC5の電極が形成され、グラント電極Gェとでキャパシタンスを形成している。第4シート層61dにはグラント電極G2が形成され、第5シート層61eにはコンデンサ

DCu1, DCu2の電極が形成され、グラント電極G2とでキャパシタンスを形成している。

- 第7・第9シート層61g, 61iにはストリップライン電極によってインダクタLt1, Lt2, DLt1, DLt2, GLt1, DSL1, DSL2が形成され、それぞれがビアホールにて接続されている。さらに、第皿シート層61kにはストリップライン電極によってインダクタLt 1, Lt2, DLt1, DLt2, GLt1, GSL2が形成され、それぞれがビアホールにて下層の同種の電極と接続されている。
- [0043] 第12シート層611にはコンデンサCt1, DCc1の電極が形成され、第13シート層61 mにはコンデンサCt1, Cc1, DCt1, GCc1の電極及びグラント電極G3が形成されている。第14シート層61nにはコンデンサCc1, DCt1, GCc1, DC5の電極が形成されている。第15シート層61oにはコンデンサCc2, DCt1の電極及びグラント電極G4が形成されている。
- [0044] 第17シート層61qの表面は、図8に示すよっに、セラミック多層基板50の表面であって、種々の接続用端子電極が形成されている。そして、その表面には、第1・第2弾注表面波フィルタSAWg、SAWd、ダイオートGD1、GD2、DD1、DD2が搭載され、さらに、第1整合素子13Gを構成するインダクタLg、コンデンサC1g、C2g、第2整合素子13Dを構成するインダクタLd、コンデンサC1d、C2dが搭載されている。さらに、セラミック多層基板50の表面には、抵抗RG、RDが搭載され、インダクタDSL1、DSLt、GSL1が搭載されている。
- [0045] ここで、図4に示した回路構成を有する高周波複合部品の動作について説明する。まず、DCS系($1.8MH_Z$ 帯)の送信信号を送信する場合には、第2高周波スイッチ11Dにおいて制御端子 V_{C2} に、例えば3Vを印加してダイオーPDD1、 DD_2 をオンすることにより、DCS系の送信信号が第2LCフィルタ12D、第2高周波スイッチ11D及びダイプレクサ20を通過し、ダイプレクサ20の第1ポーP11に接続されたアンテナ端子ANTから送信される。
- [0046] この際、GSM系の第1高周波スイッチ11Gにおいて制御端子Vc1に、例えばOVを 印加してダイオー NGD1をオフすることにより、GSM系の送信信号が送信されないよっにしている。また、ダイプレクサ20を接続することにより、DCS系の送信信号がGS

M系の第1送信側入力端子Txg及び第1受信側Tランス出力端子Rxgに回り込まないよっにしている。さらに、DCS系の第2LCフィルタ12DではDCS系の2次高調波及び3次高調波を減衰させている。

- [0047] 次いで、GSM系 (9 $00MH_Z$ 帯) の送信信号を送信する場合には、第1高周波スイッチ11Gにおいて制御端子 V_C 1に、例えば3Vを印加してダイオー VGD1, GD_2 をオンすることにより、GSM系 の送信信号が第 $1L_C$ フィルタ12G、第1高周波スイッチ 11G及びダイプレクサ20を通過し、ダイプレクサ20の第1ポー VP11に接続されたアンテナ端子ANTから送信される。
- [0048] この際、DCS系の第2高周波ス不yチ11Dにおいて制御端子Vc2に、例えば0Vを 印加してダイオー NDD1をオフすることにより、DCS系の送信信号が送信されないよ っにしている。また、ダイプレクサ20を接続することにより、GSM系の送信信号がDC S系の第2送信側入力端子Txd及び第2受信側バランス出力端子Rxdに回り込まな いよっにしている。
- [0049] さらに、ダイプレクサ2 QのコンデンサCt1、インダクタLt1及びシャントコンデンサCu 1からなるローパスフがレタにてGSM系の2次高調波を減衰させ、GSM系の第1LC フがレタ12GではGSM系の3次高調波を減衰させている。
- [0080] 次いで、DCS系及びGSM系の受信信号を受信する場合には、DCS系の第2高周波スイッチ11Dにおいて制御端子Vc2に、例えば0Vを印加してダイオー NDD1,DD2をオフし、GSM系の第1高周波スイッチ11Gにおいて制御端子Vc1に0Vを印加してダイオー NGD1,GD2をオフすることにより、DCS系の受信信号がDCS系の第2送信側入力端子Txdに、GSM系の受信信号がGSM系の第1送信側入力端子Txgに、それぞれ回り込まないようにし、アンテナ端子ANTから入力した信号をそれぞれDCS系の受信側バランス出力端子Rxd、GSM系の受信側バランス出力端子Rxgに出力する。
- [0051] また、ダイプレクサ2 0を接続することにより、 D_{CS} 系の受信信号がGSM系に、GSM系の受信信号が D_{CS} 系に、それぞれ回り込まないよ 5 にしている。
- [0052] 本第2実施例の高周波複合部品においては、弾性表面波フィルタSAWg, SAWd と受信側パランス出力端子Rxg, Rxdとの間に、インダクタLg, Ld及びコンデンサC1

g,C2g,C1d,C2dを含む整合素子13G,13Dを備えているため、このインダクタとコンデンサを適宜組み合わせることで、受信側バランス出力端子Rxg,Rxdのインピーダンスを自由に設定することが可能となる。そして、コンデンサを出力端子Rxg,Rxd側に挿入することにより、インピーダンスを下げる調整が可能である。

- [0053] また、このインダクタLg、LdとコンデンサC1g、C2g、C1d、C2dは他の回路部品とともにセラミック積層基板で一体ペピされているため、この種のインダクタやコンデンサをディスクリートでプリント基板上に配置する場合と比べてプリント基板上での実装面積を小さくすることができると共に、弾性表面波フィルタSAWg、SAWdと整合素子13G、13Dとの距離を最小限に抑え、フワレタSAWg、SAWdと整合素子13G、13Dとの間の損失を抑えて高周波特性を改善することができる。
- [0054] また、整合素子13G, 13DのインダクタLg, L_d はセラミック積層基板において L_C フィルタ12G, 12Dのインダクタ及びコンデンサとは平面視で重な6ないよっに形成されているため、送受信経路間でのアイソレーションを確保し、信号の混入を防止することができる。同様の効果は、整合素子13G, 13DのインダクタLg, L_d はセラミック積層基板の表面に搭載されており、 L_C フィルタ12G, 12Dのインダクタ及びコンデンサはセラミック積層基板の内部に内蔵されていることによっても達成される。
- [0055] さらに、本実施例においては、整合素子13G, 13DのコンデンサC1g, C2g, C1d, C2dとLCフィルタ12G, 12Dのインダクタ及びコンデンサとは平面視で重ならないよっに形成されている。これにて、送受信経路間での信号の混入を、さらに効果的に防止することができる。
- [0066] また、整合素子13G, 13DのインダクタLg, LdとLCフィルタ12G, 12Dのインダクタ及びコンデンサとの間にはグランド電極G4が配置されているため、両者の干渉を効果的に防止することができる。同様の効果は、LCフィルタ12G, 12Dのコンデンサ、特に、シャントコンデンサGCu1, GCu2, DCu1, DCu2がセラミック積層基板の最下層近辺に形成されていることによっても達成される。整合素子13G, 13DのインダクタLg, Ld及びコンデンサC1g, C2g, C1d, C2dがセラミック積層基板の表面に形成されており、整合素子13G, 13DのインダクタLg, Ldは他の素子を介さずに整合素子13G, 13DのコンデンサC1g, C2g, C1d, C2dに隣接配置することも、同様に

相互干渉を防止することができる。

- [0057] さらに、本実施例においては、整合素子13G, 13DのコンデンサC1g, C2g, C1d, C2dと L_C フィルタ12G, 12Dのインダクタ及びコンデンサとの間にもグラント電極G4が配置されている。これにより、両者の干渉をより効果的に防止することができる。
- [0058] また、図8に示したように、セラミック多層基板の表面において、整合素子13G, 13 Dを構成している表面実装部品は、高周波ス不yチ11G, 11D、ダイプレクサ2 Oを構成している表面実装部品とは弾性表面波フィルタSAWg, SAWdを介して離れて配置するようにしている。このように配置することで、整合素子13G, 13Dと他の素子との干渉をさらに効果的に抑制できる。
- [0059] (第3実施例、図9及び図10参照)

本第3実施例である高周波複合部品は、図9のブロック図にその特徴的な構成を示すように、前記第2実施例と同様に、GSM系及びDCS系を備えたデュアルバント対応型の高周波複合部品であり、バランス型弾性表面波フィルタSAWg,SAWdの平衡出力部にそれぞれコンデンサC1g,C2g及びC1d、C2dが直列に接続されているとともに、受信側バランス出力端子Rxg,RxdにインダクタLg,Ldが並列に接続されている。

- [0060] このよ⁵に、コンデンサC1g, C2g及びコンデンサC1d, C2dをそれぞれ第1・第2弾性表面波フィルタSAWg, SAWd側に直列に接続し、インダクタLg, Ldを第1・第2受信側バランス出力端子Rxg, Rxd側にそれぞれ並列に接続することにより、第1・第2受信側バランス出力端子Rxg, Rxdのインピーダンスを自由に設定でき、特にインピーダンスを上げることができる。
- [0061] なお、本第3実施例において、第1・第2整合素子13G, 13D以外の回路構成及び 動作は前記第2実施例と同様であり、重複する説明は省略する。
- [0062] (第4実施例、図皿 ~図15参照)

本第4実施例である高周波複合部品は、図皿の等価回路図に示すよっに、GSM系及び二つの受信側バランス出力端子Rxd1,Rxd2に分岐されたDCS系とを備えたトリプルバント対応型の高周波複合部品として構成されている。

[0063] 即ち、GSM系は第1高周波ス不yチ11Gと第1LCフィルタ12Gとバランス型第1弾

性表面波フィルタSAWgと第1整合素子13Gとを備えている。このGSM系の構成及び作用は前記第2・第3実施例と同様であり、重複した説明は省略する。

- [0064] ダイプレクサ2 0に関しても前記第2・第3実施例と基本的には同様の構成を備え、さらに、第1ポートP11とアンテナ端子ANTとの間にコンデンサCantが接続されるとともに、その接続点はインダクタLantを介して接地される。
- [0065] DCS系は、第2高周波スイッチ11D'と第2LCフがレタ12Dと第2送信側入力端子 Txdとで構成されている。この部分の回路構成は前記第2·第3実施例と同様であり、 重複した説明は省略する。
- [0066] DCS系において、第2高周波スイッチ11D'の第3ポートP33d はデュプレクサ14D が接続されており、このデュプレクサ14Dは、受信信号経路を第2受信側バランス出力端子Rxd1と第3受信側バランス出力端子Rxd2とに分岐するためのものである。
- [0067] 第2高周波スイッチ11D'は、アンテナ端子ANTと第2送信側入力端子Txdとの間の信号経路と、アンテナ端子ANTと第2・第3受信側バランス出力端子Rxd1, Rxd2との間の信号経路とを選択的に切り換える。
- 第2高周波スイッチ11D'は、スイッチング素子であるダイオー NDD1、DD2、インダクタDPSL1、DSL2、DPSLt、コンデンサDC5、DC6、DPCt及び抵抗DR1で構成されている。第1ポートP31dと第2ポートP32d との間に、アノードが第2ポートP32d 他側になるよっにダイオートDD1が接続され、このアノードはインダクタDPSL1及びコンデンサDC6を介して接地される。インダクタDPSL1とコンデンサDC6との接続点に制御端子Vc2が接続されている。また、第1ポートP31dと第2ポートP32d との間には、コンデンサDPCtとインダクタDPSLtの直列回路がダイオートDD1とは並列に接続されている。ダイオートDD2はアノードがインダクタDSL2を介して第1ポートP31dに接続され、カソートがコンデンサDC5を介して接地される。ダイオートDD2とコンデンサDC5との接続点は抵抗DR1を介して接地される。
- [0069] デュプレクサ14Dは、第1ポートP41dと第2ポートP42dとの間にインダクタPSL2が接続され、インダクタPSL2と第2ポートP42dとの接続点はコンデンサPC7を介して接地される。第2ポートP42dは第2弾性表面波フィルタSAWd1に接続されている。また、デュプレクサ14Dの第1ポートP41dと第3ポートP43dとの間にコンデンサDC7

が接続されている。コンデンサDC7と第1ポートP41dとの接続点はコンデンサCjを介して接地されるとともに、コンデンサDC7と第3ポートP43d との接続点はインダクタ DSL1を介して接地される。第3ポートP43d は第3弾注表面波フがレタSAWd2に接続されている。

- [0070] 第2弾性表面波フィルタSAWd1の平衡出力部には第2整合素子13D1が接続され、第3弾性表面波フィルタSAWd2の平衡出力部には第3整合素子13D2が接続されている。この第2・第3整合素子13D1、13D2は第2実施例と同様に、インダクタLdを弾注表面波フがレタSAWd1、SAWd2側に並列に接続し、コンデンサC1d、C2dをインダクタLdと受信側バランス出力端子Rxd1、Rxd2との間にそれぞれ直列に接続したものである。その作用効果は第2実施例と同様である。なお、第2・第3整合素子13D1、13D2は前記第3実施例と同じ回路構成としてもよく、この場合には第3実施例と同様の作用効果を奏する。
- [0071] 図12 ~図14は、本第4実施例である高周波複合部品のセラミック多層基板を構成する各シート層上にスクリーン印刷などで形成されたコンデンサ電極、ストリップライン電極などを示している。
- [0072] 第1シート層62a には種々の外部接続用端子電極が形成されている。第2シート層62b にはグランド電極G11が形成され、第3シート層62c にはコンデンサCu1, Ct2, DC6の電極が形成され、グランド電極G11とでキャパシタンスを形成している。第4シート層62dにはグランド電極G12が形成され、第5シート層62e にはコンデンサDCu1,DCu2, Cj, GCu1, GCu2の電極が形成され、グランド電極G12とでキャパシタンスを形成している。
- [0073] 第8シート層62hにはストリップライン電極によってインダクタLt1, Lt2, DLt1, DLt2, GLt1, GSL2, DSL2, PSL2が形成されている。第9シート層62iにはストリップライン電極によってインダクタGSL2, Lt1が形成され、それぞれがピアホールにて下層の電極と接続されている。
- [0074] 第1 0シー ト層62jにはストリップライン電極によってインダクタLt1, Lt2, DLt1, D Lt2, GLt1, GSL2, DSL2, PSL2が形成され、下層の同種の電極とピアホールを 介して接続されている。第 皿 シート層62kにはストリップライン電極によってインダクタ

Lt1, GSL_2 が形成され、それぞれがビアホールにて下層の同種の電極と接続されている。

- 第12シート層 621 にはストリップライン電極によってインダクタLt2, DLt1, DLt2, GLt1, GSL2, DSL2が形成され、それそれがピアホールにて下層の同種の電極と接続されている。第13シート層 62mにはコンデンサCt1, DCc2の電極が形成され、第14シート層 62nにはコンデンサCt1, Cc1の電極及びグラント電極G13が形成されている。第15シート層 62oにはコンデンサDC5, Ct1, Cc1, GCc1, GC5, DCu 1, DCc2の電極が形成されている。第16シート層 62pにはコンデンサCc2, CCc1 の電極及びグラント電極G14が形成されている。第17シート層 62qにはコンデンサD Cc1の電極が形成されている。
- [0076] 第19シート層625 の表面は、図15 にも示すよっに、セラミック多層基板5 0の表面であって、種々の接続用端子電極が形成され、第1・第2・第3 弾性表面波フィルタSA Wg, SAWd1, SAWd2、ダイオー NGD1, GD2, DD1, DD2が搭載されている。さらに、第1整合素子13Gを構成するインダクタLg、コンデンサC1g, C2g、第2・第3整合素子13D1, 13D2を構成するインダクタLd、コンデンサC1d, C2d が搭載されている。
- [0077] さらに、セラミック多層基板 5 0の表面には、抵抗RG, DR1が搭載され、インダクタLant, DPCt, DPSLt, DSL1, DPSL1が搭載され、コンデンサCant, DC7, PC7が搭載されている。
- [0078] 本第4実施例である高周波複合部品においては、第2高周波スイッチ11D'のダイオートのD2のオン、オフによって受信信号が第2受信側バランス出力端子Rxd1と第3受信側バランス出力端子Rxd2とに切り換えられる。その他の基本的な動作は前記第2実施例で説明したとおりであり、その作用効果も第2実施例と同様である。
- [0079] 特に、図15に示したように、セラミック多層基板の表面において、整合素子13G、13D1、13D2を構成している表面実装部品は、高周波スイッチ11G、11D'、ダイプレクサ2 Q、デュプレクサ14Dを構成している表面実装部品とは弾性表面波フィルタSAWg、SAWd1、SAWd2を介して反対側に配置するようにしている。このように配置することで、整合素子13G、13D1、13D2と他の素子との干渉をさらに効果的に抑

制できる。

[0080] (第5実施例、図16参照)

本第5実施例である高周波複合部品は、図16の等価回路に示すように、トリプルバント対応型として構成されている。基本的には前記第4実施例(図皿参照)と同様の構成からなり、その作用効果も第4実施例と同様である。異なるのは、前記デュプレクサ14Dに代えてダイオートスイッチ15Dにて受信側バランス出力端子Rxd1, Rxd2の分離を T^5 ようにした点である。

- [0081] 詳しくは、ダイオートスイッチ15Dは、スイッチング素子であるダイオートSDD1,SDD2、インダクタSID1,SID2、コンデンサSC1,SC2,SC3及び抵抗SRで構成されている。第1ポートP51dは第2高周波スイッチ11D'の第3ポートP33dに接続され、一端が第1ポートP51dに接続されているコンデンサSC3の他端はダイオートSDD1のカソート及びインダクタSID2を介してダイオートSDD2のアノードに接続されている。
- 「0082」 ダイオードSDD1のアノードはインダクタSID1とコンデンサSC1を介して接地され、インダクタSID1とコンデンサSC1との接続点には制御端子Vc3が接続されている。ダイオードSDD2のカソードはコンデンサSC2を介して接地され、該カソードとコンデンサSC2との接続点は抵抗SRを介して接地される。ダイオードSDD1のアノードに接続されている第2ポートP52dは第2弾性表面波フィルタSAWd1に接続されている。また、ダイオードSDD2のアノードに接続されている第3ポートP53dは第3弾性表面波フィルタSAWd2に接続されている。

[0083] (第6実施例、図17参照)

第6実施例である高周波複合部品は、図17の等価回路に示すよっに、トリプルバント対応型として構成されている。基本的には前記第4実施例(図皿参照)と同様の構成からなり、その作用効果も第4実施例と同様である。異なるのは、弾性表面波フィルタSAWd1, SAWd2はアシバランス出力ポートを有するアシバランス型であって、アンバランス出力ポートに接続されている整合素子13D1, 13D2はバランとして構成されている点である。

[0084] (他の実施例)

なお、本発明に係る高周波複合部品は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更できることは勿論である。

- [0085] 例えば、前記実施例では、シングルバント対応型、デュアルバント対応型、トリプルバント対応型の高周波複合部品について説明したが、本発明はクアッドバンド以上のマルチバント対応型の高周波複合部品についても適用することができる。
- [0086] また、前記各実施例において、高次高調波を減衰させるためのLCフィルタ12, 12 G ,12Dは、高周波スイッチ皿 ,11G, 11D, 11D'と送信側入力端子Tx, Txg, Ts dとの間に配置されているが、アンテナ端子ANT (ダイプレクサ20)と高周波スイッチとの間に配置してもよい。

産業上の利用分野

[0087] 以上のよっに、本発明は、複数の異なる移動体通信システムに利用可能な高周波 複合部品に有用であり、特に、所望のインピーダンスを容易に設定できてLNAとの マッチング調整が不要な点で優れている。

請求の範囲

- [1] A)アンテナ端子と送信側入力端子との間の信号経路と、前記アンテナ端子と受信側バランス出力端子との間の信号経路とを選択的に切り換えるためのス不り手と、
 - (B)前記アンテナ端子と前記送信側入力端子との間に配置され、インダクタ及びコンデンサを含むLCフィルタと、
 - (c)前記ス不 $_{V}$ チと前記受信側 $_{N}$ デンス出力端子との間に配置された弾性表面波フィルタと、
 - (D)前記弾性表面波フィルタと前記受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む整合素子と、を備え、

前記ス不ソチ、LCフィルタ、弾性表面波フィルタ及び整合素子が複数の誘電体層を積層してなる積層体ブロックで一体でされてなること、

を特徴とする高周波複合部品。

- [2] 前記整合素子のインダクタは前記積層体ブロックの第1領域に形成されており、前記LCフィルタのインダクタ及びコンデンサは平面視で前記第1領域とは異なる第2領域に形成されていることを特徴とする請求の範囲第1項に記載の高周波複合部品。
- [3] 前記整合素子のインダクタは前記積層体ブロックの表面に搭載されており、前記L Cフィルタのインダクタ及びコンデンサは前記積層体ブロックの内部に内蔵されていることを特徴とする請求の範囲第1項又は第2項に記載の高周波複合部品。
- [4] 前記整合素子のインダクタと前記LCフィルタのインダクタ及びコンデンサとの間にはグランド電極が配置されていることを特徴とする請求の範囲第1項ないし第3項のいずれかに記載の高周波複合部品。
- [5] 前記LCフィルタのコンデンサの っちシャントコンデンサは前記積層体ブロックの最下層近辺に形成されていることを特徴とする請求の範囲第1項ないし第4項のいずれかに記載の高周波複合部品。
- [6] 前記整合素子のインダクタ及びコンデンサは前記積層体ブロックの表面に形成されており、前記整合素子のインダクタは他の素子を介さずに前記整合素子のコンデンサに隣接配置されていることを特徴とする請求の範囲第1項ないし第5項のいずれかに記載の高周波複合部品。

- [7] 前記弾性表面波フィルタは、バランス出力ポートを有するバランス型弾性表面波フィルタであって、前記整合素子のインダクタが前記バランス出力ポート間に並列接続されており、前記整合素子のコンデンサが前記バランス出力ポートに直列接続されていることを特徴とする請求の範囲第1項ないし第6項のいずれかに記載の高周波複合部品。
- [8] 前記弾性表面波フィルタは、アシバランス出力ポートを有するアシバランス型弾性表面波フィルタであって、前記整合素子のインダクタ及びコンデンサはバランを兼ねていることを特徴とする請求の範囲第1項ないし第6項のいずれかに記載の高周波複合部品。
- [9] 前記アンテナ端子の後段に、第1周波数帯の信号経路と、前記第1周波数帯とは 異なる第2周波数帯の信号経路とを分岐するダイプレクサを備え、さらに、

前記第1周波数帯の信号経路における、(A)前記アンテナ端子と第1送信側入力端子との間の信号経路と、前記アンテナ端子と第1受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第1ス不ソチと、(B)前記第1ス不ソチと前記第1送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第1LCフィルタと、(C)前記第1ス不ソチと前記第1受信側バランス出力端子との間に配置された第1弾性表面波フィルタと、(D)前記第1弾性表面波フィルタと前記第1受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第1整合素子と、

前記第2周波数帯の信号経路における、(E)アンテナ端子と第2送信側入力端子との間の信号経路と、前記アンテナ端子と第2受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第2スイッチと、(F)前記第2ス不ッチと前記第2送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第2LCフィルタと、(G)前記第2スイッチと前記第2受信側バランス出力端子との間に配置された第2弾性表面波フィルタと、(H)前記第2弾性表面波フィルタと前記第2受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第2整合素子と、を備え、

前記ダイプレクサ、第1・第2スイッチ、第1・第2LCフィルタ、第1・第2弾性表面波フィルタ及び第1・第2整合素子が複数の誘電体層を積層してなる積層体ブロックで一

体化されてなること、

を特徴とする請求の範囲第1項ないし第8項のいずれかに記載の高周波複合部品

[10] 前記アンテナ端子の後段に、第1周波数帯の信号経路と、前記第1周波数帯とは 異なる第2周波数帯及び第3周波数帯の信号経路とを分岐するダイプレクサを備え、 さらに、

前記第1周波数帯の信号経路における、(A)前記アンテナ端子と第1送信側入力端子との間の信号経路と、前記アンテナ端子と第1受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第1ス不ソチと、(B)前記第1ス不ソチと前記第1送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第1LCフィルタと、(C)前記第1ス不ソチと前記第1受信側バランス出力端子との間に配置された第1弾性表面波フィルタと、(D)前記第1弾性表面波フィルタと前記第1受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第1整合素子と、

前記第2周波数帯の信号経路における、(E)アンテナ端子と第2送信側入力端子との間の信号経路と、前記アンテナ端子と第2・第3受信側バランス出力端子との間の信号経路とを選択的に切り換えるための第2スイッチと、(F)前記第2ス不ッチと前記第2送信側入力端子との間に配置され、インダクタ及びコンデンサを含む第2LCフィルタと、(G)前記第2スイッチと前記第2受信側バランス出力端子との間に配置された信号経路と、前記第2スイッチと前記第3受信側バランス出力端子との間に配置された信号経路とを分岐するデュプレクサと、(H)前記デュプレクサと前記第2受信側バランス出力端子との間に配置された第2弾性表面波フィルタと、(桐)前記第2弾性表面波フィルタと前記第2受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第2整合素子と、(桐)前記デュプレクサと前記第3受信側バランス出力端子との間に配置された第3弾性表面波フィルタと、(K)前記第3弾性表面波フィルタと前記第3受信側バランス出力端子との間に配置された第3弾性表面波フィルタと、(K)前記第3弾性表面波フィルタと前記第3受信側バランス出力端子との間に配置され、インダクタ及びコンデンサを含む第3整合素子と、を備え、


前記ダイプレクサ、第1・第2スイッチ、第1・第2LCフィルタ、デュプレクサ、第1・第 $2 \cdot$ 第3 弾性表面波フィルタ及び第1・第 $2 \cdot$ 第3整合素子が複数の誘電体層を積層し

WO 2006/013753 PCT/JP2005/013661 23


てなる積層体プロックで一体化されてなること、

を特徴とする請求の範囲第1項ないし第8項のいずれかに記載の高周波複合部品


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]







[図8]




[図9]




[図10]




[図11]




[図12]



[図13]



[図14]




DD1

GD2-GD1-


GSL1

DPSL1


[図15]




[図16]



[図17]



[図18]



[図19]

